65-нм КМОП буфер ассоциативной трансляции на элементах с повышенной устойчивостью к воздействию отдельных ядерных частиц
TL;DRAbstract
Логические элементы сопоставления и маскирования буфера ассоциативной трансляции разработаны на основе методологии STG DICE ячеек памяти для 65-нм объемной КМОП-технологии. Устойчивость к воздействию одиночных ядерных частиц достигается за счет специального разделения транзисторов ячейки памяти и выходной комбинационной логики на две группы и взаимного разнесения этих групп на кристалле. Сбор заряда с треков частиц транзисторами только одной из двух групп не приводит к сбою логического состояния элементов. Логические элементы на основе ячейки STG DICE моделировались с использованием средств TCAD, результаты которого подтверждают устойчивость элементов к воздействию одиночных ядерных частиц с линейными потерями энергии до 60 МэВ×см2/мг. Кратковременные импульсы помех возможны на выходе комбинационной логики в диапазоне от 30 до 60 МэВ×см2/мг The article presents the circuitry and topology of the translation lookaside buffer based on the methodology of STG DICE memory cells for 65-nm bul
Chat with Paper
AI Agents for this Paper
Логические элементы сопоставления и маскирования буфера ассоциативной трансляции разработаны на основе методологии STG DICE ячеек памяти для 65-нм объемной КМОП-технологии. Устойчивость к воздействию одиночных ядерных частиц достигается за счет специального разделения транзисторов ячейки памяти и выходной комбинационной логики на две группы и взаимного разнесения этих групп на кристалле. Сбор заряда с треков частиц транзисторами только одной из двух групп не приводит к сбою логического состояния элементов. Логические элементы на основе ячейки STG DICE моделировались с использованием средств TCAD, результаты которого подтверждают устойчивость элементов к воздействию одиночных ядерных частиц с линейными потерями энергии до 60 МэВ×см2/мг. Кратковременные импульсы помех возможны на выходе комбинационной логики в диапазоне от 30 до 60 МэВ×см2/мг The article presents the circuitry and topology of the translation lookaside buffer based on the methodology of STG DICE memory cells for 65-nm bul
Keywords
Chat
Click to start Chat